

# RAiO

# RA8870

文字 / 圖形

**TFT LCD 控制器**

**基本規格書**

Version 1.0

February 26, 2010

RAiO Technology Inc.

©Copyright RAiO Technology Inc, 2010

## 1. 簡介

RA8870 是一個文字與繪圖模式的液晶顯示 (TFT-LCD) 控制器，可結合文字或 2D 圖形應用，支援最大到 640\*480 點解析度的中小尺寸數位或類比 TFT 面板。RA8870 內建記憶體能支援 65K 色的 320\*240 單圖層顯示；4K 色的 320\*240 雙圖層顯示；或者是 4K 色的 320\*480、640\*240 的單圖層顯示，若外接記憶體最高可支援到 65K 色的 640\*480 單圖層顯示。

RA8870 內建 CGROM 能顯示國際標準的 ISO 8859-1/2/3/4 字型，包含 256\*4 個可顯示大部份使用於英語系和歐洲國家的半型字字母及符號。在圖形的使用上，RA8870 支援一 2D 的 BTE 引擎 (Block Transfer Engine)，此 BTE 相容於一般通用的 2D BitBLT 的功能，可用於處理大量圖形資料轉換。同時 RA8870 也內建幾何圖形加速引擎 (Geometric Speed-up Engine)，提供使用者可以透過簡單的設定輕鬆的畫出直線、矩形和圓形的幾何圖形形狀。除此之外，RA8870 還包括一些強大的圖形處理功能，如畫面旋轉功能、捲動功能、圖形 Pattern、雙層混合顯示和文字放大等等，這些功能將可節省使用者在中小尺寸 TFT 面板應用的開發時間，並且提昇 MCU 軟體的執行效率。

RA8870 提供低成本的 8-bit 或 16-bit 8080 / 6800 MCU 界面，還有一 10-bit 的 4 線或 5 線式觸控面板控制器，另外 2 組的脈寬調變 (PWM) 可用於調整面板背光或其他應用。相對於其它的解決方案，RA8870 是一個功能強大和廉價的彩色 TFT 控制器，可以讓以往單色 STN 面板的應用順利、快速、輕易的轉成 TFT 面板的應用，解決設計者在軟硬體開發上的疑慮，同時達成低成本、高效能的系統方案。

## 2. 特性

- ◆ 支援文字和繪圖兩種混和顯示模式
- ◆ 時脈 (Clock) 來源: 外部晶振配合內部 PLL
- ◆ 色彩深度: 256/4K/65K 色
- ◆ 支援 MCU 界面: 8-bit 或 16-bit 資料匯流排的 8080/6800 系列
- ◆ 內建 DDRAM 記憶體: 230KB
- ◆ 內建 10KB 字型 ROM (8\*16 dots) 及支援標準 ISO8859-1/2/3/4
- ◆ 支援 GB-2312 及 BIG-5 編碼的外部 16\*16 dots 字型 ROM
- ◆ 外部 DDRAM 最大可支援到 512KB\*16
- ◆ 支援 1 倍到 4 倍字型放大 (垂直和水平)
- ◆ 支援 8/12/16-bit Generic RGB TFT 界面或類比 TFT 面板界面。
- ◆ 內建 TCON 可支援大部分類比面板
- ◆ 支援 90 度、180 度、270 度文字旋轉顯示功能
- ◆ 文字垂直旋轉模式功能
- ◆ 支援水平和垂直區域捲動
- ◆ 內建 2D Block Transfer Engine (BTE) 功能
- ◆ 內建幾何圖形加速繪圖引擎
- ◆ 提供文字游標功能
- ◆ 提供 32\*32 pixel 的圖形游標功能
- ◆ 支援 TFT 面板大小:
  - 雙圖層：最大 320\*240 點解析度 (使用內建記憶體)
  - 單圖層：最大 640\*480 點解析度
- ◆ 支援 256 個使用者自訂 8\*16 字元符號
- ◆ 支援 32 個使用者自建 8\*8 pixel 圖形 Pattern
- ◆ 內建 2 組脈波寬度調變 (PWM) 提供 LCD 背光的調節或其他用途
- ◆ 內建 4 或 5 線電阻式觸控面板控制器
- ◆ 提供 6 個 GPIO (GPIO0~5)
- ◆ 電源操作範圍: 3.0V~3.6V
- ◆ 封裝: TQFP-128pin.

### 3. 系統方塊圖




圖 3-1：內部方塊圖




圖 3-2：系統方塊圖

## 4. 腳位定義

### 4-1 MCU 介面

接腳名稱	I/O	Pin#	腳位說明															
DB[15:0]	IO	109, 110, 114~127	<b>資料匯流排 (Data Bus)</b> 負責 RA8870 及微處理器 (MCU) 之間的資料傳送與接收。 當於使用 8-bit 資料匯流排模式下, DB[15:8] 當保持接下拉/上拉電阻至 GND 或 VDD。															
RD# / EN	I	104	<b>致能 / 讀取控制訊號 (Enable / Read Enable)</b> 當 MCU 為 8080 系列時, 此腳為資料讀取訊號 (RD#), 於低電位動作。 當 MCU 為 6800 系列時, 此腳為致能訊號 (EN), 於高電位動作。															
WR# / RW#	I	105	<b>寫入 / 讀-寫控制訊號 (Write / Read-Write)</b> 當 MCU 為 8080 系列時, 此腳為資料寫入訊號 (WR#), 於低電位動作。 當 MCU 為 6800 系列時, 此腳為資料讀取 / 寫入訊號 (RW#), 於高電位時表示讀取動作, 於低電位時表示寫入動作。															
CS#	I	106	<b>晶片選取控制訊號 (Chip Select Input)</b> Low 動作的晶片選取輸入。															
RS	I	107	<b>指令 / 資料選擇控制訊號 (Command / Data Select Input)</b> 此腳位用於區別是進行指令週期或資料週期。當 RS = 0 時, RA8870 為資料讀取或寫入週期。當 RS = 1 時, RA8870 為狀態 (Status) 讀取或指令寫入週期, 當於 8080 介面時, 通常此腳位和微處理器的 A0 相接。 <table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th>RS</th> <th>WR#</th> <th>存取週期</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>資料寫入 (Data Write)</td> </tr> <tr> <td>0</td> <td>1</td> <td>資料讀取 (Data Read)</td> </tr> <tr> <td>1</td> <td>0</td> <td>指令寫入 (CMD Write)</td> </tr> <tr> <td>1</td> <td>1</td> <td>狀態讀取 (Status Read)</td> </tr> </tbody> </table>	RS	WR#	存取週期	0	0	資料寫入 (Data Write)	0	1	資料讀取 (Data Read)	1	0	指令寫入 (CMD Write)	1	1	狀態讀取 (Status Read)
RS	WR#	存取週期																
0	0	資料寫入 (Data Write)																
0	1	資料讀取 (Data Read)																
1	0	指令寫入 (CMD Write)																
1	1	狀態讀取 (Status Read)																
C86	I	108	<b>MCU 介面選擇</b> 0 : Intel 8080 系列 MCU 介面。 1 : Motorola 6800 系列 MCU 介面。															
INT#	O	11	<b>中斷訊號 (Interrupt Signal Output)</b> 用以發出 RA8870 內部的中斷狀況給 MCU。															
WAIT#	O	10	<b>等待訊號 (Wait Signal Output)</b> 用以反應 RA8870 內部的執行使用狀況。當 WAIT# 為 Low 時表示 RA8870 正處於忙碌狀態, 無法接受來自 MCU 指令。把此腳位接到 I/O 腳位時, 它可能被使用於輪詢機制 (Polling) 來監控內部的狀況。															

#### 4-2 LCD面板界面

接腳名稱	I/O	Pin#	腳位說明
<b>PDAT[15:0]</b>	O	78~93	<b>LCD 面板資料匯流排</b> 資料匯流排輸出端接到 TFT LCD 面板的 Driver IC。使用者必須將這些資料匯流排接到對應的 TFT LCD 面板的相對信號。
<b>HSYNC / CPH1</b>	O	74	<b>HSYNC Pulse / CPH1</b> 當使用 Generic TFT (數位 TFT 面板) 時, 此接腳定義為 HSYNC。 當使用類比 TFT 時, 此接腳定義為 CPH1。
<b>VSYNC / CPH2</b>	O	75	<b>VSYNC Pulse / CPH2</b> 當使用 Generic TFT 時, 此接腳定義為 VSYNC。 當使用類比 TFT 時, 此接腳定義為 CPH2。
<b>PCLK / CPH3</b>	O	76	<b>Pixel Clock / CPH3</b> 當使用 Generic TFT 時, 此接腳定義為 PCLK。 當使用類比 TFT 時, 此接腳定義為 CPH3。
<b>DE / CKV</b>	O	77	<b>Data Enable / CKV</b> 當使用 Generic TFT 時, 此接腳定義為 DE。 當使用類比 TFT 時, 此接腳定義為 CKV。
<b>GPIO0 / STH</b>	IO	58	<b>通用 GPIO 信號 0 / STH</b> 當使用 Generic TFT 時, 此接腳定義為一通用 GPIO 信號 (GPIO_0), 使用者可由暫存器設定之。 當使用類比 TFT 時, 此接腳定義為 STH。
<b>GPIO1 / STV</b>	IO	59	<b>通用 GPIO 信號 1 / STV</b> 當使用 Generic TFT 時, 此接腳定義為一通用 GPIO 信號 (GPIO_1)。 當使用類比 TFT 時, 此接腳定義為 STV。
<b>GPIO2 / OEH</b>	IO	60	<b>通用 GPIO 信號 2 / OEH</b> 當使用 Generic TFT 時, 此接腳定義為一通用 GPIO 信號 (GPIO_2)。 當使用類比 TFT 時, 此接腳定義為 OEH。
<b>GPIO3 / OEV</b>	IO	61	<b>通用 GPIO 信號 3 / OEV</b> 當使用 Generic TFT 時, 此接腳定義為一通用 GPIO 信號 (GPIO_3)。 當使用類比 TFT 時, 此接腳定義為 OEV。
<b>GPIO4 / Q1H_CTR</b>	IO	62	<b>通用 GPIO 信號 4 / Q1H_CTR</b> 當使用 Generic TFT 時, 此接腳定義為一通用 GPIO 信號 (GPIO_4)。 當使用類比 TFT 時, 此接腳定義為 Q1H_CTR, 用來控制 Q1H。

接腳名稱	I/O	Pin#	腳位說明
<b>GPIO5 / COM</b>	IO	63	<b>通用 GPIO 信號 5 / COM</b> 當使用 Generic TFT 時，此接腳定義為一通用 GPIO 信號 (GPIO_5)。 當使用類比 TFT 時，此接腳定義為 COM，用來控制 VCOM。
<b>VR</b>	O	69	<b>類比 Red 輸出</b> 此信號接到類比 TFT 面板的驅動器 Red Data 輸入端。
<b>VG</b>	O	68	<b>類比 Green 輸出</b> 此信號接到類比 TFT 面板的驅動器 Green Data 輸入端。
<b>VB</b>	O	67	<b>類比 Blue 輸出</b> 此信號接到類比 TFT 面板的驅動器 Blue Data 輸入端。

#### 4-3 觸控界面與脈寬調變界面

接腳名稱	I/O	Pin#	腳位說明
<b>UR / YN</b>	A	102	<b>觸控面板控制訊號</b> 當使用 5 線式觸控面板，此接腳定義為 UR 輸出信號。 當使用 4 線式觸控面板，此接腳定義為 YN 信號。
<b>UL / YP</b>	A	101	<b>觸控面板控制訊號</b> 當使用 5 線式觸控面板，此接腳定義為 UL 輸出信號。 當使用 4 線式觸控面板，此接腳定義為 YP 信號。 當使用觸控掃描功能時，請在此腳位外接 100Kohm pull-up 電阻。
<b>LR / XN</b>	A	99	<b>觸控面板控制訊號</b> 當使用 5 線式觸控面板，此接腳定義為 LR 輸出信號。 當使用 4 線式觸控面板，此接腳定義為 XN 信號。
<b>LL / XP</b>	A	103	<b>觸控面板控制訊號</b> 當使用 5 線式觸控面板，此接腳定義為 LL 輸出信號。 當使用 4 線式觸控面板，此接腳定義為 XP 信號。
<b>SENSE</b>	A	100	<b>5 線式觸控面板 SENSE 信號</b> 當使用 5 線式觸控面板，此接腳定義為 SENSE 輸入信號。 當使用 4 線式觸控面板，此接腳保持浮接。
<b>PWM1 PWM2</b>	O	7, 8	<b>PWM 輸出</b> PWM 輸出，可由暫存器進行程式化輸出。

#### 4-4 外部記憶體界面

接腳名稱	I/O	Pin#	腳位說明
VA[18:0]	O	32~42, 46~53	<b>外部 RAM / ROM 地址匯流排 (Address Bus)</b> 當使用外部 Font ROM，VA[18:0] 接到此 Font ROM 的地址匯流排。 當使用外部 Display RAM，VA[18:0] 接到此 SRAM 的地址匯流排。 當使用內部 Display RAM 且不使用外部 Font ROM，VA[18:0] 請保持浮接。
MD[15:0]	IO	16~31	<b>外部 RAM / ROM 資料匯流排 (Data Bus)</b> 當使用外部 Font ROM，MD[7:0] 為輸入信號，MD[15:8] 不被使用。 當使用外部 DDRAM，MD[15:0] 接到 RAM 的資料匯流排。 當使用內部 Display RAM 且不使用外部 Font ROM，MD[15:0] 建議接到 VDD 以避免 IO 耗電。
RAM_OE#	O	56	<b>RAM 輸出致能信號</b> 接到外部 DDRAM 的 Data Output Enable 信號。
RAM_WR#	O	55	<b>RAM 寫入致能信號</b> 接到外部 DDRAM 的 Write 信號。
RAM_CS#	O	54	<b>RAM 晶片選擇信號 (Chip Select)</b> 接到外部 DDRAM 的 Chip Select 信號。
ROM_CS#	O	57	<b>ROM 晶片選擇信號</b> 接到外部 Font ROM 的 Chip Select 信號。

#### 4-5 時脈與電源

接腳名稱	I/O	Pin#	腳位說明
XI	I	2	<b>Crystal 輸入腳位</b> 此為晶體振盪器的輸入端，用來提供內部 PLL 的振盪來源，以便產生 RA8870 的內部時脈 (Clock) 信號。
XO	O	3	<b>Crystal 輸出腳位</b> 此為晶體振盪器的輸出端。
RST#	I	12	<b>重置訊號 (Reset Signal Input)</b> 此腳位為 RA8870 低電位硬體重置輸入訊號。為了提高抗雜訊的能力，此腳位為 Schmitt-Trigger 輸入，當所給的電源準位變低時，能確保此腳位不會被觸發。
TEST[2:0]	I	13~15	<b>測試模式輸入訊號 (Test Mode Input)</b> 此腳位為測試訊號，必須保持接地 (GND)。
VRIN	A	65	<b>DAC 參考電壓輸入</b> 此腳為一參考電壓的穩壓輸入，用來產生 VRH 信號。實際應用外接 0.1uF 的電容到地即可。

<b>VRH</b>	A	64	<b>DAC 參考電壓輸出</b> 此腳為內部 DAC 的參考電壓輸出。實際應用外接 0.2uF 的電容到地即可。
<b>ADC_VREF</b>	A	98	<b>ADC 參考電壓</b> ADC 的輸入參考電壓，可以選擇內部產生，或是由外部輸入。此接腳必須接一 1~10uF 電容到地 (GND) 以提升 ADC 轉換的穩定度。
<b>VDD</b>	P	6, 45, 113	<b>I/O 的 VDD 電源信號</b> VDD 為 3.3V 輸入。
<b>LDO_VDD</b>	P	1, 72,	<b>LDO VDD</b> 內部 LDO (Low Dropout Regulator) 的電源 (3.3V) 輸入，用以產生 1.8V 電源輸出。
<b>LDO_GND</b>	P	71, 128	<b>LDO GND</b> LDO 的接地線。
<b>LDO_OUT</b>	P	73	<b>LDO 電壓輸出</b> LDO 1.8V 電源輸出，於靠近輸出端處接一電容到地以提升濾波效果。
<b>LDO_CAP</b>	P	4	<b>LDO 的濾波電容接點</b> 必須接一 1uF 以上的濾波電容到地以減少雜訊干擾。
<b>CORE_VDD</b>	P	43, 112	<b>內部核心電路的 VDD 電源</b> 請接到 LDO_OUT，並於靠近輸入端處接一 1uF 以上的濾波電容到地以減少雜訊干擾。
<b>ADC_VDD</b>	P	95, 96	<b>ADC VDD</b> 內部 ADC 電源 (3.3V) 輸入。請將此信號接至 3.3V。
<b>ADC_GND</b>	P	97	<b>ADC GND</b> 內部 ADC 的接地線。請將此信號接地。
<b>DAC_VDD</b>	P	66	<b>DAC VDD</b> 內部 DAC 電源 (3.3V) 輸入。請將此信號接至 3.3V。
<b>DAC_GND</b>	P	70	<b>DAC GND</b> 內部 DAC 的接地線。請將此信號接地。
<b>GND</b>	P	5, 9, 44, 94, 111	<b>GND</b> 內部核心電路及 IO 的接地線。

### 5. 產品封裝

